La sfida principale nella progettazione hardware HART consiste nel trasportare simultaneamente un segnale analogico CC da 4-20 mA, un segnale CA FSK a 1200/2200 Hz e l'eventuale tensione di alimentazione del loop sulla stessa coppia di fili, garantendo che i tre non interferiscano tra loro e che soddisfino i rigorosi standard EMC industriali. Questo capitolo inizia con l'architettura del sistema e analizza i punti chiave della progettazione strato per strato.